下面讨论一下89C52对双口RAM的读写过程。当89C52对双口RAM进行读数据时，由图3可知此时A0应为低电平，不妨假设地址为0x1000h，则存储在双口RAM中该地址处的16位数据同时被读出，由于高8位数据线与89C52的8位数据线直接相连，所以高8位数据被立即读入89C52中。同时，根据图3中各信号的相互逻辑关系不难判断，U3的使能信号LE有效（高电平），OE无效（低电平），因而低8位数据被送入U3 中锁存起来。接着89C52再进行一次读操作，这时地址变为0x1001h，由于A0变成高电平，双口RAM的读使能信号变成无效电平，所以此次读操作对双口RAM不产生影响。再来看U3的使能信号LE和OE的变化情况，显然LE变成了无效电平，而OE变成了有效电平，上次被锁存的数据（即双口RAM的低8位数据）被送入89C52。当89C52对双口RAM进行写入操作时，注意此时A0应为高电平，不妨假设地址为0x100Ch，同样可根据图3判断U2的使能信号LE和OE均为有效电平，因而数据被同时写入双口RAM中（即此时双口RAM的高8位数据和低8位相同）；接着89C52再进行一次写操作，此时地址变为0x100Dh，由于A0变成低电平，U2的片选为无效电平，U2被封锁，数据写入双口RAM的高8位。从上面的分析可知，利用最低地址位A0的不同电平，89C52通过两次连续的读或写操作，成功地实现了对双口RAM中数据的读或写，只不过是读入时是先读入高8位，后读入低8位；而写入则是先写入低8位，后写入高8位。
4 软件实现方案
双口RAM必须采用一定的机制来协调左右两边CPU对它的读写操作，否则会出现读写数据的错误。通常可DSP与单片机的一种高速通信实现方案DSP与单片机的一种高速通信实现方案-单片机技术电子技术信息港
