基于TMS320VC5416的自适应变速率声码器基于TMS320VC5416的自适应变速率声码器-单片机技术,接方式即可实现。但是码流收发部分则不同，因为这部分只有一根同步时钟线ＣＬＫ和输入输出两根数据线，所以很难直接利用ＭＣＢＳＰ按串口方式实现收发。于是把ＭＣＢＳＰ１初始化成通用Ｉ／Ｏ，将ＲＸＤ与Ｉ／Ｏ口输入脚ＤＲ１相连，ＴＸＤ与Ｉ／Ｏ口的输出脚ＤＸ１相连，将ＣＬＫ与初始化为Ｉ／Ｏ口的输入脚ＦＳＲ１相连。这样在程序中就可以很方便地随时读写这三根信号线，再将时钟中断的频率设为５０ｋＨｚ（远高于ＣＬＫ可能出现的最高频率２．４ｋＨｚ），就可以在时钟中断中实时监测ＣＬＫ的变化。若发现ＣＬＫ的上升沿则读取ＲＸＤ的状态并存入码流接收缓冲区，若发现ＣＬＫ的下降沿则从码流发送缓冲区取出１ｂｉｔ送至ＴＸＤ。这样就成功地实现了码流的收发。

ＭＣＢＳＰ１被初始化为通用Ｉ／Ｏ后一共能提供６根Ｉ／Ｏ引脚线，除去码流收发占用的３根之外还有３根，正好可以用来连接ＰＴＴ、ＲＴＳ和ＣＤ信号线。这样，就可以在占用最少的ＤＳＰ资源的情况下实现码流收发和控制功能。

另一个主要问题就是速率的自适应问题，也就是说，声码器必须能够根据ＣＬＫ的频率自动选择合适的编解码算法。在上述连接方式下，这个问题也就很容易解决了，只需设立一个计数器，对ＣＬＫ的每个周期中发生的时钟中断个数进行计数即可。这样，根据计数值就可以很方便地计算出ＣＬＫ的频率。例如，时钟中断的频率是５０ｋＨｚ，那么当ＣＬＫ的频率是２．４ｋＨｚ时，计数器的值就应该在５０／２．４＝２０．８左右，当ＣＬＫ的频率是１．２ｋＨｚ时，则在４１．７左右；当ＣＬＫ的频率是０．６ｋＨｚ时，则在８３．３左右。从图２的流程中可以看出，在程序初始化前就需要检测ＣＬＫ频率，并根据ＣＬＫ的频率选择合适的编解码算法，进行相应的基于TMS320VC5416的自适应变速率声码器基于TMS320VC5416的自适应变速率声码器-单片机技术电子技术信息港