双阈值电压和电源门控设计流程可同时管理泄漏功率与电路性能。

　　使用双阈值电压门限（VTH）的设计优化方法与流程可以在高度自动化的情况下达到功率和时序两方面的优异结果。这种双 VTH 方法对 VDSM（极深亚微米）芯片非常重要,此时降低的 VTH 不光会改进性能,而且还会增加静态泄漏功率。

　　事实上,泄漏功率会随技术的升级呈指数增长,在 65 nm 时达到芯片功耗的 50%。泄漏功率的这种惊人增长对大多数设计来说是不可接受的,无论它们是否采用电池供电。因此,大多数设计会借助于设计优化流程,因为它可以在性能和泄漏功率之间取得折衷。

　　根据不同的设计要求,有三种常见的流程可以用于性能与泄漏功率的优化。这些流程的目标是尽量减小泄漏、获得最佳性能、优化芯片面积和上电模式下的工具运行时间。由于在等待模式下仍会消耗泄漏功率,因此这些流程亦包括待机泄漏功率最小化的内容。

　　管理泄漏功率的三个流程

　　双 VTH 方法依赖于两个单元库的应用,一个是低 VTH 单元,它有较小的传播延迟和较高的泄漏功率,另一个则是较高 VTH 的单元,它有较大的延迟和较小的泄漏。在关键时序路径中用低 VTH 单元,而在非关键路径中用高 VTH 单元,这种设计优化可以使速度最大化,泄漏功率最小化。

　　这种优化的效果很大程度上取决于对真正关键时序路径的判定,以及对影响路径的两个库时序的精确计算。要实现所需的时序精度,对路径延迟的计算要根据单元的布放和网络走线信息将互连延迟考虑进去。所以,在下列三个流程中,强烈建议对二次通过混合型 VTH 设计优化做物理综合：

　　● 最小切割（min-cut）流程在三个流程中可实现最低的泄漏功率,但却有较高的单元数目、动态功率,以及较低的性能。
　　● 最双阈值电压与电源门控设计优化流程方案双阈值电压与电源门控设计优化流程方案-技术文章电子技术信息港