在过去几十年中,数字设计人员一直把逻辑分析仪作为系统检验的主要工具。近年来,随着时钟速率的加快,迫使设计人员不得不考虑系统所有部分的信号完整性,包括测试能力。逻辑分析仪探头已不再象以往那样任意连接到系统上,就能够保证成功,而是必须考察探头位置、负荷及与传输线的邻近程度等因素。本文考察了在探测高速数字系统时设计人员遇到的部分常见问题和探头的负荷模型以及探测位置的影响。最后,本文还讨论了把探头连接到高速系统最常用的技术：短线探测和阻尼电阻器探测。

图 1  简化的逻辑分析仪探头负荷模型

逻辑分析仪探头的负荷模型
任何类型探头的目标都是尽可能对系统提供最小的电负荷。如果探头对系统性能的影响太大,那么探头将不能帮助设计人员检验系统,因为故障原因可能完全是由探头引起的。隔离故障对有效检验故障非常重要,因此,设计人员必须能够预测探头对系统的影响,而不管其是可以忽略不计,还是占主导地位。
预测被探测系统性能的最精确方式是在系统模拟中包括一个探头负荷模型。模拟不仅提供了最精确的探头影响模型,而且提供了一种方式,可以改变变量,监测每个变量的影响。这些变量包括探头在传输线上的位置和/或从传输线到探针的探头短线长度。一般来说,逻辑分析仪的探头负荷模型如图1所示。
在较低频率上,电阻器会主导探头阻抗,此时对目标的影响最小。这是因为探头阻抗一般在20kW,而目标一般在50~75W。两个阻抗并联,会产生最接近目标的阻抗。在频率提高时,探头开始引入电容,其阻抗开始滚降。一旦阻抗达到目标阻抗的数量级上,来自探头的反射会成为重要问题。
此外,在超高频率上,探头会引入电感,阻抗将提高。探头负荷的电容和电感会形成谐振。逻辑分析仪探头的目标是尽可能提高谐振的频率。此高速逻辑分析仪探测高速逻辑分析仪探测-技术文章电子技术信息港