４ 系统时钟
ＰＣＭ３００２的系统时钟频率必须为２５６ｆｓ、３８４ｆｓ或５１２ｆｓ，这里ｆｓ是音频采样频率。系统时钟通过ＳＹＳＣＬＫ引脚输入。ＰＣＭ３００２还有一套系统时钟检测电路，能自动检测系统时钟是否工作在２５６ｆｓ、３８４ｆｓ或５１２ｆｓ。当系统时钟采用３８４ｆｓ或５１２ｆｓ时，它自动将其分离为２５６ｆｓ 。２５６ｆｓ时钟用于操控数字滤波器和Δ－Σ调制器。
４．１ 上电复位
ＰＣＭ３００２具有内部上电复位电路。当ＳＹＳＣＬＫ有效且ＶＤＤ＞２．２Ｖ时，产生上电复位。初始化序列需要１０２４个ＳＹＳＣＬＫ周期来完成。
４．２ 外部复位
ＰＣＭ３００２有一个复位引脚ＲＳＴ。当ＳＹＳＣＬＫ有效时，外部复位信号必须驱动ＲＳＴ为低至少４０ｎｓ以初始化复位序列。初始化开始于ＲＳＴ的上升沿，并且需要１０２４个ＳＹＳＣＬＫ周期来完成。
图3
４．３ 数字音频系统同步
ＰＣＭ３００２通过操作ＬＲＣＬＫ来使其与系统时钟同步。ＬＲＣＩＮ与系统时钟之间不需要任何特别的相位关系，但必须有同步。若在一个采样周期中由于ＬＲＣＩＮ上的相位抖动使系统时钟和ＬＲＣＩＮ之间的同步变化多于６个位时钟ＢＣＫＩＮ，则ＤＡＣ的内部操作将在１／ｆｓ时间内停止，模拟输出也将被强制到正负零（０．５ＶＣＣ）直到系统时钟在ｔＤＡＣＤＬＹ２延迟时间后又16/20位立体声音频编解码器PCM300216/20位立体声音频编解码器PCM3002-技术文章电子技术信息港
